DIALOG(R)File 352:Derwent WPI

(c) 2002 Thomson Derwent. All rts. reserv.

003472112

WPI Acc No: 1982-20078E 198211

Dual dielectric capacitor for integrated circuits - has layers of silicon nitride or alumina dna titanate or tantalum, hafnium or titanium oxide

Patent Assignee: IBM CORP (IBMC)

Inventor: HOWARD J K

Number of Countries: 006 Number of Patents: 004

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week	
EP 46868	A	19820310				198211	В
JP 57045968	Α	19820316	JP 8189765	A	19810612	198216	
CA 1159917	A	19840103	3			198406	
JP 88049907	В	19881006				198844	

Priority Applications (No Type Date): US 80182740 A 19800829

Cited Patents: 4.Jnl.Ref; EP 2670; No-SR.Pub; US 4104697; US 4200474

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

EP 46868 A E 23

Designated States (Regional): DE FR GB IT

Abstract (Basic): EP 46868 A

Capacitor having dual dielectric comprises two electrodes (2,5) with a first dielectric layer (3) of Si3N4 or Al2O3 adjacent one electrode and a second dielectric layer (4) of Ta2O5, HfO2, TiO2, PbTiO3, BaTiO3, CaTiO3 or SrTiO3 adjacent the second electrode. One electrode is pref. conductive polySi.

A capacitor structure on an Si semiconductor device comprises a first electrode of conductive polySi, Ta or Hf contacting a bared portion of the device, the first dielectric layer on the electrode, the second dielectric layer on the first, and a second electrode, pref. Alor Au-based metal, on the second dielectric. The bared device portion is pref. an emitter of a bipolar element in an IC, esp. a memory array. The capacitor has high capacitance, e.g. dielectric constant thickness greater than 0.04; and satisfactory breakdown voltage and dielectric loss. It exhibits good thermal stability during processing at up to 500 deg.C.

3

Title Terms: DUAL: DIELECTRIC: CAPACITOR; INTEGRATE; CIRCUIT: LAYER:

SILICON: NITRIDE: ALUMINA; DNA: TITANATE: TANTALUM: HAFNIUM:

TITANIUM;OXIDE

Derwent Class: L03; U12; U13; U14; V01

International Patent Class (Additional): H01G-004 20; H01L-025 16;

H01L-027 10; H01L-029 94

File Segment: CPI; EPI

DIALOG(R)File 345:Inpadoc Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

4352114

Basic Patent (No.Kind.Date): EP 46868 A2 820310 < No. of Patents: 005> CAPACITOR STRUCTURE WITH DUAL DIELECTRICS (English)

Patent Assignee: IBM (US)

Author (Inventor): HOWARD JAMES KENT Designated States: (National) DE: FR; GB: IT IPC: *H01L-029 94; H01L-027 10; H01G-004 20

Derwent WPI Acc No: *C 82-20078E;

Language of Document: English

Patent Family:

Patent No	Kind	Date	Applic No	Kind	Date	
CA 1159917	A1	840103	CA 381245	A	810707	
EP 46868	A2	820310	EP 81105741	Α	810721	(BASIC)
EP 46868	A3	841205	EP 81105741	Α	810721	
JP 57045968	A2	820316	JP 8189765	Α	810612	
JP 88049907	B4	881006	JP 8189765	A	810612	

Priority Data (No,Kind,Date): US 182740 A 800829

19 日本国特許庁 (JP)

①特許出願公開

® 公開特許公報 (A)

昭57-45968

5) Int. Cl.³ H 01 L 27/04 // H 01 G 4/10

创特

識別記号

庁内整理番号 8122--5F 2112--5E 移公開 昭和57年(1982) 3 月16日

発明の数 1 審査請求 有

(全 11 頁)

母二重誘電体付きコンデンサ

願 昭56-89765

⇔出 願 昭56(1981)6月12日

優先権主張 Ø1980年8月29日發米国(US)

3)182740

母発 明 者 ジエームズ・ケント・ハワード

アメリカ合衆国ニユーヨーク州

フィツシユキル・セダー・ヒル ・コード(番地なし)

⑬出 願 人 インターナショナル・ビジネス

・マシーンズ・コーポレーショ

ン

アメリカ合衆国10504ニューヨ ーン州アーモンク(番地なし)

愈代 理 人 弁理士 頓宮孝一

外1名

明 細 書

1.発明の名称 二重護電体付きコンデンサ

2. 特許請求の範囲

下記(引及び(回の二重誘電体を有するコンデンサ。 四) 窒化シリコン及び酸化アルミニウムの群から 選ばれる第十誘電体層。

(c) Ta₂ O₅、HfO₂、TiO₂、PtTiO₅、Ba TiO₅、CaTiO₃ 及びSrTiO₃の群から選 ばれる第2誘電体層。

3.発明の詳細な説明

技術分野

本発明は、コンデンサ構造、特に、半導体デバイスとの一体化に適した、又はこれと複合関係にある、三重誘電体付きコンデンサデバイスに関する。

本発明の目的の1つは、新しい、改良されたコンデンサ構造を提供することである。

本発明のもう1つの目的は、コンデンサ業子用

の新しい、改良された二重誘魔体を提供するとと である。

本発明のもり1つの目的は、半導体デバイスと一体に、又は半導体デバイスと複合関係に形成されるる、新しい、改良されたロンデンサ構造を提供することである。

本発明のさらにもう1つの目的は、妥当な信号 強さを得ながら、無積同路の速度を増加させ得る 新しい、改良されたコンデンサ構造を提供すると とである。

背景技術

半導体製作技術においては、電気的性能と集積回路の応答を改善するために、コンデンサ使用の関心が高まつている。例えばメモリアレイなどがそうである。コンデンサの代表的な応用例を開示したものとして、米国特許第3201667号、第3621347号、第3704384号、第3969197号及び第4012275号がある。二重誘電体で形成された個別及び薄膜コンデンサ

ご背景情報として参考になるものとして、米園特許第4104697号及びMaterials and Packaging、Vol. PMP-5、私3、September 1967で、Tantalum Oxide Silicon Oxide Duplex Dielectric Thin-Film Capacitors "という論文がある。

高い誘電率をもつコンデンサ構造に製作を必要とする集積記憶回路が発展してきた。この点で考えられる誘電体としてTag O5 があるが、これは誘電率は高いが、20 (アルエで急速に性能が低下し、それに伴つて漏洩が生じましたがわかつでいる。この問題を解決する、つの方法として、酸化タンタルを、選業雰囲気中で熱調節した。これによって350℃の温度で酸化タンタルが安定化したが、誘電率は低下するととがわかつた。

発明ご開示

高客度の集積回路のコンデンサ素子は、高い誘 電塞をもつコンデンサ構造の製作を必要とするものと考えるととかできる。回路の心要条件として、

支持されて一体化されている。高テのコンデンサ の下部電極2は、集積回路の一部として形成され らとうがわかつているので、ド・プN ^十多結晶シ リコンで形成される。しかしながら、コンデンサ は、半導体デバイスの三酸化シリコン被覆のほか、 セラーファ、ガニスセラェリンなどの絶縁支持基 板上に形成できることを理解すべきである。また このような場合には、電極では金属で作ることが できる。他の例として、マンマルビップニウムを ショントキーバリヤコンダクトとして使うことが できる。希望する場合には、コンデンサを個別業 子として作ることができる。電極で心厚さは重要 でまく、普通その用途の心要条件に合わせること ができる。普通、多結晶/リコンを使り場合には、 集積回路の一部として、厚さを約らりコオングス トローム(音)から約10~プロンの範囲とする ことができる。

電極2で上に形成される三重誘電体は、任意の 付着順序で第1誘電体層3と第2誘電体層4から 成つている。したがつて、誘電体層3は、電極2 ・// も見を増加するには、コンデンサは(ト2 5 及び、欠はもどもらこ素の誘電体層をもつ誘電 体材料を必要とする。

しかしながら、破壊電圧E_もご1/ もで、誘電 損 あっご1/4 であり、したがつて高い4 をも つ材料は、不十分な値のE_も及び誘電損をもつて いま。

本発明で述べている二重層誘電体コンデ: サ構造は、従来の半導体加工法によつで、十分をEbと誘電損に関して高いキャパシタンス(・/ t〉) 0.0 4)をもつように製作できる。単細化した断面に概念図を第3回に示す。提案の構造は、加工中予期しない熱的安定をデすことがわかつている(~500℃)。

第3回によると、本発明の二重誘電体コンデン サは、は^{*}単結晶ンリコン基板「上に、直接接触

の上に直接形成でき、逆に、置わならば(平坦性に関して)電極すを電極りの上に形成できる。普通、二重誘導体の形成は、図示の順序になされる。 したがつて第3回に示すように、厚さも₁ の誘電 体層3が既知の技術で付着された窒化シリコン及 び酸化アンミニウムのような材料で形成される。 パラマータが許す場合には、誘電体は三酸化シリコンでます。下におり基板としてシリコンを使う 時には、シリコンの熱酸化によつて形成できる。 普通、誘電体層3の厚さは、約60万至15~オンマストローム(よ)の範囲である。

第2誘電体層 4 は、 T a₂ O₃ 、 H f O₂ 、 P b T i O₃ 、 B a T : O₃ 、 C a T i O₃ 、 T i O₂及び S r T i O₃ の ア ェーブから選ばれた金属酸化物及びチャン酸塩 ご作られる。誘電体層 4 の厚さ t 2 は、約 2 C i) ナングストローム(ネ)から約 4 0 0 C 点の範囲にある。

第3図のように、窒化シリコンは、漏洩が少な で、破壊電圧が低いため、層3の誘電体として望ましい。示された金属酸化物及びチャン酸塩は、

特開昭57- 45968 (3)

キャパシタンスの値が高いために選ばれている。
一般に、厚さ t 1 と t 2 及び誘電率 e 1 と e 2
・各誘電体層 3 及び 4 の)は、 e / t 値を最適に
するよう調節できる。普通窒化物は、 C V D 法で
作られるが、酸化物とチタン酸塩は、 反応性スパンタリン で欠は予備放形ターゲントのスパッタリングによつて容易に作られる。

二重額電体3、4の形成後、アル・ニウム及び 金系金属のような、適当な金属の上部電優5が、 蒸着やスペッターンアなどの方法で構造の上に適 当に付着される。鍵化ンリコンと組合わせて指示 したチタン酸塩・モシュモーを使うさ、モンモ地 を3.04(壁化物でけを使つたときの最大値)か 60.07に増加できる。HfOoやTa2.05にモンミ 0)のようなモの簡い酸化物ではモンモの値と 04~6.05の範囲である。しかしながら、二重 誘電体の考え方では、きわめて高密度のメモリに 組込んでしかもモンモンの4とすることができる。

窒化シリロンじょつて、三重誘電体における獨一

れている。また、第2A図に示すように、ドバイスには、埋没した診難体絶縁領域1~を含めらたらができる。エーファイルの上には多結晶(リコン下部電優19が形成され、誘難体質3AE4Aの上に上部電優19が、メモリのピントラインとして形成される。記憶素子の単純化したものを第3回に示す。

第3回のユニットに相当する一連のデバイフが製作され、誘電体層3の厚きしょ、誘電体層4の厚さしま、使われている各種誘電体成分の誘電率・、ともった変化の影響を調べるために試験した。その結果を下の表に示すが、との場合、N・単結晶シリコン基板1によつで支持されたN・ドープ多結晶シリコン電板2上の下部誘電体層3としてすべての場合に窒化シリコンが使用された、シリコン差板1の裏側は、0.5 ミクロン厚のアルミニウムコンタクト(図示せず)で被優した。各々の場合、八重誘電体3、4上の上部電極5としてAと又はAuを使用した。

渡と破壊電圧の合格値が得られることがわかる。 非常に粗い多結晶シリコン上に付着した場合は望 化シリコン誘電体層に不連続が生じ得るのでした れは E b と漏洩に影響する)、そのような場合は、 多結晶シリコンの上に酸化物又はデタン酸塩を付 着して良好な被覆とし、このより半坦な下部誘電 体層の上に鍵化シリコンをC V D によつて形成す るのが望ましい。

発明を実施するための最良方法

第1回は、メモリアレイの記憶素子のトランツスタ11のエミンタと直列につないだ、本発明の三重コンデンサー1の応用を示している。集積メモリアレイの記憶素子ユニントの平面回及び2つの断面回を第2回、第2A回、及び第2B回に示している。との場合基本メモリアレイは、従来法で形成され、N ニシリコン基板12は、N + + プロレクタ16とドベース拡散ライン13を有している。誘電体被費15(例えば三酸化シリコン)の関口を通して形成した拡散エミンタ146含ま

層 4 の成分	t ₁ %)	t ₂ Ŵ	е 1	⁶ 2	キャパンタンス (pF)	1,2/t _{1,2}
BaTiO3	1 O C	4 0 0	8	(アモルフアォ)	1096	C. O. & 1
BaTiU,	153	400	8	1001	7 9 7	0.0 4 4
ВатіОз	100	5 0 0	8	1001	:036	0.0 5 7
ВатіОз	1 5 C	5 0 0	8	1031	7 é 4	9.042
B a T 1 O 3	1 0 0	500	8	2002	1209	0.057
				(結晶性)		
ВаТіОз	1 5 G	500	8	$2 \cdot 0 \cdot 0^{-2}$	8 5 3	0.047
ВаТі Оз	130	4 O G	8	2002	1 2 5 1	0. 0 7
T a 2 O 5	100	400	8	2 5	621	0.0 3 5
Ta ₂ O ₅	100	300	8	2 5	7 2 2	0. 0 4
Ta ₂ O ₅	100	2 5ÎO	Я	2 5		3. O 4 4

第4図には 多結晶シリコン電極2とともに誘電体署4としてスパンタリングによる503余のTa2 O5(Ar + / O = 雰囲気中のTa2 O5 ターグントから「を、電極5として金を使つた場合の、2種類のデバイスのキャパシタンスを示している。金属Taと絶縁物 S1 O2 を第2省3として使用した。

この研究において、三重誘電体キャパンタンス を、指定の温度並びに雰囲気で熱処理後、測定し た。

Ta, Os ターゲットを、Ar-10 fOz 混合 ガス中で1(、リトルの圧力で3)0 Pントでス パッタリング、RF)し、500 Aの膜を作つた。 1 つの場合には、下部電極がTa/N ** 多結晶シ リコン、他の電極がN ** 多結晶シリコンであつた。 各々の膜を純Oz 又はフォーミングガタ(90 fo Hz - 10 fox N fox)中でアニールし、(プレアニール)A e b A u の上部電極を付着し、そしてキ ヤバシタンス値を測定した(第4 図)。 Taz Os ノ N ** 多結晶シリコンの場合には、Oz は明らか に容易に Γa₂ O₅ を通つて拡散し、N[±] 多結晶 ? リコンを酸化させて S i O x (二重誘電体) 層を作る。直達 0.5 mm のドットに対するキャパションスの値は約 : 5 0 ~ 5 7 3 p F であることに注意されたい。 S i O x 層 が左い場合には、キャパションスは約 : 0 0 ~ 7 5 0 p F となる(第 4 回)。 A 1/ Ta₂ O₅ / S i O x / N [±] 多結晶 > リコン機造のキャパンタンスの観測値から、S i O x 層の厚さは約 7 C ~ 1 0 0 毫 であると推定できる。

第5回は、第4回の研究のため製作し、酸素祭 囲気中でよ56℃で3時間プレアニールした工順 誘電体コンデンサの構複特性を示している。

漏洩(DC)に及ぼすSiOx層の影響を第5回に示す。漏洩は、Au/Ta2Os/Ta/N⁺に対して約5~4ポルトで大幅に増加するが、三重誘電体構造に対しては低いままである(フポルトで約10⁻¹アンペア)。したがつてSiOx層にDC漏洩を大幅に改善するが、SiOxの誘電空が低い(3~5と仮定される)ため、キャパンタンス(直列)はかなり減少する(第4区)。

田fの、「N・多結晶シリコンをの、中でアニールする場合にも、Siox二重誘電体層の形成が起こる「第6図)。キャバンマンスは600~フラリテーHfの、「Hf」、N・多結晶シリコン)からわら00月に減少することに注意されたい。第6回は、Aを図はAn上部電優が、およそ同じキャーシタンスを生じることを示している。日fの2層は501点の厚さて、第4回のTa2の。層と同じ条件で付着された。Au上部電優に第7回によると、第8区)に漏機結果は、Siox層が5~、ボットの範囲で大幅に高機を改善することを示している。

H f O 2 。 H f // N ⁺ 多結晶シリコンとH f O 2 / S · O x 。 N ⁺ 多結晶シリコン膜のキャパシタンと偏独特性は、フォーミングガス(90番H2 - 1 C ま N 2 〕中で3 5 0 C でのアニール後、ほとんど不変でままである。しかし、3 5 C C 以上のアニール温度に対して漏洩の大幅な増加が見られ、デバインは不安定と見なされた。

望しい三重誘簧体構造は、Ar・10季0。プー

3. ロコンとと、サロダーセンデーでは出非電機金額。 によってはれるこを行むれない。

- 第1)同は、351 のけい 人後のAととAu 電板についての、ドイマス電圧になする台格デザー 1々のパーセンチープに歩置り、を示している。。 こベルトを越えると転削りがわずかに渡りする点。 に注意されたい。 金属化、ガラノ処理、及びは心 で再磨融の各工程は40(で以上のサイフルを含 むため、三重誘電コンデンサの高温安定は非常に 重要でもる」で頼性のある構造であるためには、 コンディサン性質はおもくとも40分からなるべ してあればされ以上まで安定でなるではならない。 三重務電体・Tag Os ISia Ne ミコンデンサはく 加工中すぐれた安定性を対す。第十十四は、50 0 じの地工後キャパンタンスがわずかに増加する だけであることを示している。このアラフは、累 横温度マニール、すなわちフォーミングガス中で 3.0分間、4.5.0℃、4.0.0℃、3.5.0!などで 先にアニールした5000のサンブルを示してい る。 4 1 電極の漏洩データ(第12図) 6 5 0 C

ラズマ中でTaターグリトをスパッタリングする ことによつて製作された(反応性スペッタリング)。 その結果生じたTa2O、膜は約201Aの厚さで あつた。付着電力は500ワントで、スペンタル ング前のシスチム圧力は8×10~トルであつた。 付着速度は約4m分が分であつた。基板は、15 **コラ~20J2人のN⁺多結晶ショコにで被覆し** たし10008~ウエーから成り、約1003〇 Sia N. がCVDによつて多級品ンフコン上に生 成された。TagO,膜がSigN。こぶに付着され、 うりも)素厚さ、05mm の円形とくとを明確に する金属マストによってAと及び、父はAuを蒸 着することによつて構造が完成した。上部電極の 金属を蒸着する前に約280℃まで0。中でサン プルをアニールするのが好ましいことだわかつた。 第9図は、アレアニール条件と上部電極金属が、 フォーミングガス中での3.5 Cでのマニールのき とキャパシタンス(pFyにほどんど景響がない ととを示している。同様に、1ナイマンペアミナ り[™]A→に等しいかそれ以下の漏視値(Ⅰ_▼)を

○○果積で正たののですVまでよい結果を示している。 デバイスの動作電流は約1 ゼレトであるから、 かなりの安全マージンをもつている。

以上、本発明の液度の実施例について説明して きたが、最初の方で述べたように、より、NFの代 りに酸化アルニニケニ(A C₂ O₃ を用いても良 好な結果が得られる。

まる面の簡単を延用

- 本第明の構成の資料の一部である為付回においっ 。

期、過は、本発明の工業務電体コンダンサを用いた記儀案子の回路必である。

第2回は、本角明の正重誘電体コンデンサを組込むに上ができる影像素子ユニントの平衡図である。

第、A図及区第?B図は、各ヶ第、図中の線2A・2 A及び線2B・2Bに信つた野面図である。第3回は、本発明の工重誘電体コーデンサの単純化した断面図である。

第4図から第12図までは、三重誘電体コンデ

出願人 インターナンロナル・ビジネス・マシーンズ・コーポレーション

代 埋 人 *并*埋士 **頓** 宮 *孝* 一 (外 1 名)



















